



SALPHOENIX®1A 系列 FPGA
PCI Express Native 接口转 AXI Stream
(RQ, RC, CQ, CC) 接口参考设计

上海安路信息科技股份有限公司

APUG050 (v1.3) 2024 年 01 月



目 录

1 概要	3
1.1 文件和目录结构	3
2 参考设计概述	4
2.1 验证环境	4
2.2 功能描述	4
2.2.1 系统框图	4
2.2.2 验证范围	5
2.2.3 使用资源	7
3 RC/EP 功能概述	7
3.1 RC 端	7
3.1.1 UBUS 格式	8
3.1.2 UBUS 寄存器	9
3.1.3 RC 端接口转换	11
3.2 EP 端	13
3.2.1 EP BAR 配置	13
3.2.2 IP GUI	13
3.2.3 EP 端接口转换	14
3.3 顶层信号	16
4 仿真	18
4.1 运行仿真	18
4.1.1 Modelsim	18
4.1.2 VCS	18
4.2 仿真结构	19



5 编译与调试	20
5.1 配置说明	20
5.2 RC 连接 EP 测试过程.....	21
5.2.1 TLP 测试过程.....	23
6 参考文献	25
版本信息	26
免责声明	26



1 概要

本文档提供了 SALPHOENIX®1A (以下简称 PH1A) 系列 FPGA 的 PCIe 接口转换工程说明, 以便于用户快速掌握 PH1A 系列器件 PCIe 功能模块的使用。该工程将 PCIe 原生的数据接口 (Client0/1, Radm_Bypass, Radm_Trgt) 转换为 RQ/RC/CQ/CC 接口, 便于用户可以快速移植到安路 FPGA 器件。

在本参考设计中, 两块 PH1A 系列 Demo 板分别配置为 RC 模式和 EP 模式。其中的 RC 向 EP 发送 TLP Request, EP 在接收到 RC 发来的 TLP 报文后由用户逻辑进行处理, 对于 Posted 报文, 将有效数据载荷存到 RAM 中; 对于 Non-Posted 报文, 用户逻辑发送 CPLD 包, RC 收到 CPLD 包并进行数据校验。RC 先将数据写入 EP 的 BAR0, 从写入的地址读回数据, 进行对比和校验, 如果数据校验成功, 证明该系统工作正常。

如果用户只需要接口转换的功能, 而不需要其他的验证逻辑, rtl 目录下 al_pcie_if 目录为接口转换的代码, 且 3.1.3 章节和 3.2.3 章节对接口转换目录有更多的描述。

1.1 文件和目录结构

参考设计包含了所有需要的文件, 包括 TD 工程等, 参考设计文件结构如下:

表 1-1 参考设计结构表

目录			说明
doc			参考设计相关的文档
design			TD 设计工程
	Impl		RC 和 EP 的 TD 工程
		case_ep	PCIe EP 工程
		case_rc	PCIe RC 工程
	rtl		RC 和 EP 的源文件
		case_ep	PCIe EP 源文件
		case_rc	PCIe RC 源文件
	Sim		工程仿真脚本及其波形文件
		modelsim	Modelsim 仿真文件
		vcs	Vcs 仿真文件



	Tb	仿真 testbench 文件
--	----	-----------------

2 参考设计概述

使用本文档对应的参考设计，能够在安路提供的 PH1A 系列 Demo 板上完成 PCIe 硬核的简单验证。关于该硬件单板的详细介绍，请参考《UG916_安路科技 PH1A400SFG900 DEMO 板使用说明》。

参考设计默认提供 gen2x1 的例子，包含 EP 和 RC 两个工程，其中 RC 工程只能用于连接 EP 工程，而 EP 既可连接 RC，也可连接 PC 电脑进行测试。EP 的速度和位宽，可以通过修改寄存器配置文件实现，RC 可以通过串口访问寄存器修改。

同时，参考设计提供了完整的仿真设计，支持 modelsim 和 vcs 两种仿真环境。

2.1 验证环境

参考设计使用软硬件版本如下：

表 2-1 参考设计软件环境

Name	Version
FPGA	PH1A400SFG900
TD Software	软件 5.6.5 98980 以及后续版本
Modelsim	Modelsim SE-64 2020.4
Vcs/verdi	2017.12
OS	Centos7.4

2.2 功能描述

2.2.1 系统框图

参考设计系统框图如下：




图 2-1 参考设计系统框图

PCIe RC 工程通过 UART, 把 CFGWRO/CFGRDO /MEMWR/MEMRD 这些 request, 经由 UART 发出, 经过 UBUS bridge, 进入 tlp_access_rc 模块。tlp_access_rc 模块把这些 request 组包, 转成 AXI_RQ 总线的报文, 送入到 Client02RQ 模块, 经 Client02RQ 模块将 RQ 总线数据转成 Client0_*总线, 送入到 PCIE IP。pcie_ep_core 收到对端的 request, CFGWRO/CFGRDO 直接被 pcie_ep_core 接收, BAR0 的 request 通过 trgt1_*端口送给 trgt2cq 模块, trgt2cq 模块将接受到的请求, 转换成 CQ 总线, 送到 tlp_access_ep。CFGWRO/CFGRDO request, pcie_ep_core 会直接给出 completion。

对 MEMRD, ep 需要返回 completion, ep 侧的 tlp_access_ep 模块生成 CC 总线的 CPLD 报文, 送到 Client12CC 模块, 转成 Client 总线送入到 pcie_ep_core。pcie_rc_core 会把收到的 completion 经过 bypass_*端口送到 bypass2rc 模块, bypass2rc 模块会将收到的 CPLD 报文, 转成对应的 CC 报文, 并送入到 tlp_access_rc 模块。tlp_access_rc 模块把 completion 传递给 UBUS_bridge。

注: *参考设计 EP 并不包含 DMA 控制器, 也不能主动发起读写情况。

*本参考设计的 testbench 通过操作 UBUS 寄存器模拟了 UART 收发命令, 与实际调试能够一一对应, 并提供了 ubus 命令示例。

2.2.2 验证范围

下面表 2-2 列出 RC 和 EP 支持发送的报文

表 2-2 RC 和 EP 支持的报文

RC
Configuration Read Type 0 Request (CFGRDO)
Configuration Write Type 0 Request (CFGWRO)
Memory Write Request (MEMWR)
Memory Read Request (MEMRD)
Completion without Data (CPL)
Completion with Data (CPLD)



测试过程中，RC 通过 UART 接收命令，并转成相应的 PCIe TLP 报文，与 EP 端进行交互，主要包含以下测试报文：

表 2-3 RC 和 EP 支持的报文

Type	Description	DataLen (byte)
cfg0wr	使能 EP 的 Memory 和 IO 空间	0
	设置 BAR0 的基地址	0
cfg0rd	读取 EP 的 Device ID	0
	读取 BAR0 的基地址	0
Memwr	对 BAR0 写 1 个 DW	4
	对 BAR0 写 2 个 DW	8
	对 BAR0 写 3 个 DW	12
	对 BAR0 写 4 个 DW	16
	对 BAR0 写 8 个 DW	32
	对 BAR0 写 16 个 DW	64
	对 BAR0 写 32 个 DW	128
	对 BAR0 写 64 个 DW	256
Memrd	读取 BAR0 写 1 个 DW	4
	读取 BAR0 写 2 个 DW	8
	读取 BAR0 写 3 个 DW	12
	读取 BAR0 写 4 个 DW	16
	读取 BAR0 写 8 个 DW	32
	读取 BAR0 写 16 个 DW	64
	读取 BAR0 写 32 个 DW	128
	读取 BAR0 写 64 个 DW	256



2.2.3 使用资源

RC 和 EP 工程使用资源情况如下：

表 2-4 EP 资源使用

名称	用量	百分比
Lut6	2921	1.26%
Slice	3418	1.48%
Eram	11	1.2%

表 2-4 RC 资源使用

名称	用量	百分比
Lut6	2921	1.20%
Slice	3418	1.58%
Eram	18	1.97%

3 RC/EP 功能概述

3.1 RC 端




图 3-1 RC 端系统框图

首先 RC 端在上电后，内部 si5345 驱动模块，会驱动外部 si5345 晶振生成 100M 时钟，用于 RC 本身的参考时钟，并将该时钟通过金手指的连接送到 EP PCIe 参考时钟。



用户在 PC 上可以通过串口助手软件，发送控制字符到 UART 模块，经过 UART Bridge 之后，转换成对应的指令。UART Bridge 与 PCIe RC 和 tlp_access_rc 两个模块相连接。当用户需要修改 RC 端自身的寄存器配置，只需要通过 DBI 总线访问 PCIe RC 即可，访问对端 PCIe EP 设备，则需要通过 UART 控制 tlp_access_rc 模块，使其发送对应的存储器读写（MemWr/MemRd）或者配置请求（CfgWr/CfgRd）。对于 uart 访问 RC 和 tlp_access_rc 的切换，参考设计采用外部按键控制的方法控制，RC 默认上电使能 uart 访问 tlp_access_rc 模块，如果用户需要修改 RC 的寄存器，需要手动按下 demo 板上按键 SW3，进行切换即可。

3.1.1 UBUS 格式

RC 通过 UART 与用户进行交互。UART 会将用户数据转换成 UBUS 的帧格式，UBUS 是基于 UART 的本地总线，与 RC 的 DBI 接口对接，可以借此完成配置寄存器的读写和发送读写请求，UBUS 总线时序图如下。




图 3-2 RC 端 ubus 总线时序

写方向，ubus_wen 使能信号为一拍，同时给出有效地址和数据，读方向，ubus_ren 使能信号为一拍，同时给出有效地址，随机数个周期后，bken 为读有效信号，拉高一拍并给出有效的 rdata。用户拉高 ubus_ren 读取数据后，必须等待 bken 信号为高后，才能进行下一步操作。

需要将 RC 端 UART 进行如下设置：

- 数据位 8
- 校验位为奇数校验
- 停止位 2
- 波特率： 115200

在 RC 端 Fabric 中，会把串口的数据帧转换成本地总线 UBUS，一次读写的帧格式是由 6 字节的帧头+4 字节地址+4 字节数据组成。其中帧头分为两类，即读和写。写数据帧如下：

41 42 43 44 45 46 00 00 00 04 12 34 56 78

其中 41 42 43 44 45 46 为帧头，00 00 00 04 为地址（高字节在前），12 34 45 78 为数据（高字节在前）读数据帧如下：

46 45 44 43 42 41 00 00 00 04 12 34 56 78



其中 46 45 44 43 42 41 为帧头, 00 00 00 04 为地址(高字节在前), 12 34 56 78 为填充数据, 可任意给。当发送读数据帧时, RC 会以写数据帧的格式, 将数据返回到串口。

3.1.2 UBUS 寄存器

参考设计中的自定义 UBUS 寄存器, 其基址 32' hFFFF_FF00 定义于 BDF.v 里。

表 3-1 UBUS 寄存器

地址	bits	属性	说明
32' hFFFF_FF00	[2] - dbi_ro_wr_dis	RW	Dbi 寄存器里只读寄存器不能写的控制信号, 1 不能写, 0 可写; 此 bit 输出到 rc 的 drp_app_dbi_ro_wr_disable 输入 port
	[1] -- dbi_cs2		Dbi 总线的 cs2。
32' hFFFF_FF01	[5] -- mw_en	RW	Memory write enable
	[4] - mr_en	RW	Memory read enable
	[3] -- iow_en	RW	IO write enable
	[2] -- ior_en	RW	IO read enable
	[1] - cfg0w_en	RW	Configuration write 0 enable
	[0] -- cfg0r_en	RW	Configuration read 0 enable
32' hFFFF_FF02	Null	WO	对此寄存器做写动作, 就会产生一次上面 6 个操作中被使能的那个 request。
32' hFFFF_FF02	[5] -- mw_op_over	RO	Memory write over
	[4] - mr_op_over		Memory read over
	[3] -- iow_op_over		IO write over
	[2] -- ior_op_over		IO read over
	[1] - cfg0w_op_over		Configuration write 0 over
	[0] -- cfg0r_op_over		Configuration read 0 over
32' hFFFF_FF03	[31:0]- mw_addr[31:0]	RW	Memory write 地址低 32 位
32' hFFFF_FF04	[31:0]- mw_addr[63:32]	RW	Memory write 地址高 32 位
32' hFFFF_FF05	[31:0]- mw_data[31:0]	RW	Memory write 数据



32' hFFFF_FF06	[31:0] - mw_data[63:32]	RW	
32' hFFFF_FF20	[31:0] - mw_data[95:64]	RW	
32' hFFFF_FF21	[31:0] - mw_data[127:96]	RW	
32' hFFFF_FF07	[11:0] - mw_len	RW	Memory write 数据长度, 单位 byte
	[23:16] - mw_data_be		Memory write 数据 byte enable [23:20] - first BE [19:16] - last BE
32' hFFFF_FF08	[31:0] - mr_addr[31:0]	RW	Memory read 地址低 32 位
32' hFFFF_FF09	[31:0] - mr_addr[63:32]	RW	Memory read 地址高 32 位
32' hFFFF_FF0A	[11:0] -- mr_len	RW	Memory read 数据长度, 单位 byte
	[23:16] -- mr_data_be		Memory read 数据 byte enable [23:20] - last BE [19:16] - first BE
32' hFFFF_FF0B	[31:0] -- wr_data	RO	Memory read 数据
32' hFFFF_FF0C	[31:0] -- iow_addr	RW	IO write 地址
32' hFFFF_FF0D	[31:0] -- iow_data	RW	IO write 数据
32' hFFFF_FF0E	[31:0] -- ior_addr	RW	IO read 地址
32' hFFFF_FF0F	[31:0] -- ior_data	RO	IO read 数据
32' hFFFF_FF10	[31:0] -- cfg0w_addr	RW	Configuration write 0 地址
32' hFFFF_FF11	[31:0] -- cfg0w_data	RW	Configuration write 0 数据
32' hFFFF_FF12	[31:0] -- cfg0r_addr	RW	Configuration read 0 地址
32' hFFFF_FF13	[31:0] -- cfg0r_data	RO	Configuration read 0 数据
32' hFFFF_FF14	[3] - INTD [2] - INTC [1] - INTB [0] -- INTA	RO	INTA/B/C/D 中断状态



32' hFFFF_FF14	[3] - INTD clear [2] - INTC clear [1] - INTB clear [0] -- INTA clear	WO	分别针对 INTA/B/C/D 的清零信号
----------------	---	----	-----------------------

上表中的寄存器属性，如下表所示。

表 3-2 寄存器属性说明

寄存器属性	说明
RW	可读可写
RO	只读
WO	只写

在 doc 目录中有完整的串口命令格式 uart_cmd_file.txt 文件，供用户参数。

3.1.3 RC 端接口转换

RC 端存在两个接口转换模块，分别是 Client02RQ 模块，Bypass2RC 模块，下面将分别介绍这两个模块。

Client02RQ 模块用于用户发送读写请求，包括 memory read/write, cfg0w read/write 请求。用户给出 RQ 总线形式的数据，直接发送到 Client02RQ 模块，该模块会先将数据存储在内部的 FIFO 中，当存储到完整一帧报文后，就会开始数据接口的转换，将 RQ 总线数据转换到 Client0 数据接口，并发送到 PCIE IP 核上。

表 3-3 RQ 接口

端口	I/O	位宽	说明
s_axis_rq_tdata	输入	128	用户端请求输入
s_axis_rq_tuser	输入	62	3:0 :first be 7:4 :last be Others : not used
s_axis_rq_tlast	输入	1	RQ 数据最后一拍标志



s_axis_rq_tkeep	输入	4	RQ 数据每个 DWord 使能标志
s_axis_rq_tvalid	输入	1	RQ 数据有效信号
s_axis_rq_tready	输出	1	RQ 端口接收数据准备信号

需要注意的是,用户在 RQ 端发送请求时,PCIE IP 最大只能支持 128 个 TAG,无法满足更多的 TAG,如果超过这个 TAG 值,那么在 Bypass 接口接收 CPLD 报文时就会报错。所以当用户在 RQ 端发送请求时,TLP 报文中 TAG 字段不能超过 128。

Bypass2RC 模块用于用户接收 CPL/CPLD 请求。PCIE IP 核接收到完成报文后,会通过 Radm_Bypass 接口送到 Bypass2RC 模块,该模块会先将数据存储在内部的 FIFO 中,当存储到完整一帧报文后,就会开始数据接口的转换,将 Bypass 总线数据转换到 RC 数据接口,并发送到用户侧。

表 3-4 RC 接口

端口	I/O	位宽	说明
m_axis_rc_tdata	输出	128	完成报文输出
m_axis_rc_tuser	输出	62	32 : is_sof_0 Others : not used
m_axis_rc_tlast	输出	1	RC 数据最后一拍标志
m_axis_rc_tkeep	输出	4	RC 数据每个 DWord 使能标志
m_axis_rc_tvalid	输出	1	RC 数据有效信号
m_axis_rc_tready	输入	1	RC 端口接收数据准备信号

3.2 EP 端




图 3-3 EP 端系统框图

3.2.1 EP BAR 配置

EP 里，有 1 个 BAR，具体设置如下表，也可以配置其他合理值。

表 3-5 EP BAR 配置表

BAR NUM	BAR0
Memory/I/O	Memory
Non-prefetchable/Prefetchable	Non-prefetchable
32bit/64bit	64bit
Space size	2 ²⁰ Bytes
Base address	32'h1_8000_0000

Base address 是建链成功后，RC 给 EP 配置的基地址。

EP 中 BAR 的实现是由 FPGA 内部 Fabric 中 RAM 完成的。BAR0 实际的物理存储是 1K Bytes。如果超过 1K Bytes 的第 2/3/4...个 1K，也会映射到物理的 1K Bytes。

3.2.2 IP GUI



IP GUI 界面可直接打开工程，使用 TD 软件查看。

3.2.3 EP 端接口转换

EP 端存在两个接口转换模块，分别是 Trgt2CQ 模块，Client12CC 模块，下面将分别介绍这两个模块。

Trgt2CQ 模块接收用户读写请求。PCIE IP 核接收到读写请求后，会通过 Radm_Trgt1 接口送到 Trgt2CQ 模块，该模块会先将数据存储在内部的 FIFO 中，当存储到完整一帧报文后，就会开始数据接口的转换，将 Radm_Trgt1 总线数据转换到 CQ 数据接口，并发送到用户侧。

表 3-6 CQ 接口

端口	I/O	位宽	说明
m_axis_cq_tdata	输出	128	用户端收到请求输出
m_axis_cq_tuser	输出	88	3:0 :first be 7:4 :last be Others : not used
m_axis_cq_tlast	输出	1	CQ 数据最后一拍标志
m_axis_cq_tkeep	输出	4	CQ 数据每个 DWord 使能标志
m_axis_cq_tvalid	输出	1	CQ 数据有效信号
m_axis_cq_tready	输入	1	CQ 端口接收数据准备信号

Client12CC 模块用于用户发送完成请求，包括 CPL/CPLD 请求。用户给出 CC 总线形式的数据，直接发送到 Client12CC 模块，该模块会先将数据存储在内部的 FIFO 中，当存储到完整一帧报文后，就会开始数据接口的转换，将 CC 总线数据转换到 Client1 数据接口，并发送到 PCIE IP 核上。

表 3-7 CC 接口

端口	I/O	位宽	说明
s_axis_rc_tdata	输入	128	用户端请求输入
s_axis_rc_tuser	输入	33	Others : not used
s_axis_rc_tlast	输入	1	CC 数据最后一拍标志
s_axis_rc_tkeep	输入	4	CC 数据每个 DWord 使能标志



s_axis_rc_tvalid	输入	1	CC 数据有效信号
s_axis_cc_tready	输出	4	CC 端口接收数据准备信号

除此之外，EP 侧还存在两个边带信号转换模块，分别为 sideband_mgmt2mgmt 模块和 sideband_msi 模块，下面将分别介绍这两个模块。

sideband_mgmt 模块用于将用户侧 mgmt 总线信号，转换成 PCIE IP 的 dbi 总线信号，用户可以使用 mgmt 总线的形式，读写 PCIE IP 内部寄存器。

表 3-8 mgmt 接口

端口	I/O	位宽	说明
cfg_mgmt_addr	输入	10	PCIE 寄存器地址
cfg_mgmt_function_number	输入	8	0x1: PF0 0x2: PF1 0x4: PF0-VF0 0x8: PF0-VF1 0x10: PF1-VF0 0x20: PF1-VF1
cfg_mgmt_write	输入	1	写标志信号
cfg_mgmt_write_data	输入	32	写数据
cfg_mgmt_byte_enable	输入	4	写字节使能信号
cfg_mgmt_read	输入	1	读标志信号
cfg_mgmt_read_data	输出	32	读出的数据
cfg_mgmt_read_write_done	输出	1	读或写完成标志
cfg_mgmt_debug_access	输入	1	Not used

sideband_msi 模块用于将用户侧 cfg_interrupt_msi 总线信号，转换成 PCIE IP 的 ven_msi 总线信号，用户可以使用 cfg_interrupt_msi 总线的形式，发起 msi 中断。



表 3-8 CC 接口

端口	I/O	位宽	说明
cfg_interrupt_msi_enable	输出	1	msi 中断使能信号，低两位有效
cfg_interrupt_msi_int	输入	32	发起 msi 中断的向量号
cfg_interrupt_msi_sent	输出	1	IP 指示 msi 中断发送成功
cfg_interrupt_msi_fail	输出	1	IP 指示 msi 中断发送失败

3.3 顶层信号

RC 工程顶层信号如下表所示：

表 3-9 RC 端顶层信号

名称	位置	描述
app_auxclk_i	U27	FPGA 输入时钟，50M
app_button_rst_n	L13	FPGA 输入复位，Demo 上 SW0
txd	R24	Uart 发送管脚
rxid	U30	Uart 接收管脚
G_led1	J11	auxclk 时钟分频输出
G_led2	J13	coreclk 时钟分频输出
G_led3	K11	PCIe IP rd1h_link_up 信号输出
G_led4	C11	输出低电平
R_led1	J14	PCIe support.v 模块 user_link_up 信号输出
R_led2	H11	输出低电平
R_led3	J12	RC 收到串口启动 TLP 传输使能信号，闪烁 1s 左右
R_led4	J17	RC 收到 EP 端对应 TLP 报文，闪烁 1s 左右
intrb_n	T28	



Rstb_n	T26	RC 端 100M 参考时钟生成，配置外部 si5345 晶振。
Sda_io	R30	
OEB	R26	
Sck_o	R28	
SI5345_FINC	P28	
SI5345_FDEC	T30	
SI5345_IN_SEL1	T27	
SI5345_IN_SEL0	U28	

EP 工程顶层信号如下表所示：

表 3-10 EP 端顶层信号

名称	位置	描述
app_auxclk_i	U27	FPGA 输入时钟，50M
app_button_rst_n	L13	FPGA 输入复位，Demo 上 SW0
Local_int	K14	中断触发
G_led1	J11	auxclk 时钟分频输出
G_led2	J13	coreclk 时钟分频输出
G_led3	K11	PCIe IP rd1h_link_up 信号输出
G_led4	C11	输出低电平
R_led1	J14	PCIe support.v 模块 user_link_up 信号输出
R_led2	H11	PCIe IP app_app_ltssm_enable 信号
R_led3	J12	输出低电平
R_led4	J17	输出低电平

4.2 仿真结构

参考设计中的仿真用例演示了：

- 配置读/写
- Memory 单 Dword 读/写
- Memory Qword 读/写
- Memory Burst（32/256 字节）读/写

Testbench 的顶层模块图如下：




图 4-3 仿真结构框图

其中的 ubus_master 例化 ubus_model 模拟了主机通过 uart 及 ubus 下发 Config/Memory/IO 的读写操作，已经封装到 ubus_task.v 里的 task 中。dbi_master_model 模块模拟了 fpga 内通过 dbi 接口直接配置 ep，有关操作已经封装到 dbi_master_model.v 里的 task 中。

RC 侧模拟主机的 UART 和 ubus 的具体模块图如下：




图 4-4 RC 侧仿真模块结构图

5 编译与调试

5.1 配置说明

实现 RC 所在的 DEMO 板将为 RC 和 EP 提供参考时钟。 请注意检查。

- RC 所在 DEMO 板 R208/R209 必须焊上，即由本地 PLL 产生参考时钟，RC 代码中已经包含了该部分，DEMO 板 R208/R209 位置如下图：



图 5-1 RC 端 R208/R209 位置

- EP 所在 DEMO 板无需修改;

上述两个电阻在电路板上的位置在 Demo 板正面 PCIe 金手指附近。

5.2 RC 连接 EP 测试过程




图 5-2 RC 连接 EP 拓扑图

RC-EP 对连拓扑如上图所示。图中的 RC 和 EP 分别是 2 块 PH1A 系列 DEMO Board，2 板互连用 PCIe 软排线。JTAG cable 用于板上 FPGA 的下载。USB Type-C 是用于连接 PC 和 RC，因为 DEMO Board 上有 USB 转 UART 的芯片，USB Type-C 连接会被 PC 识别成 COM 口。PC 将通过 COM 口，发起各种寄存器读写操作，RC 中会将寄存器的操作转化为 PCIe 的 TLP 事务。

真实连接如以下 2 张图片：



图 5-3 RC 连接 EP 1



图 5-4 RC 连接 EP 2

其中，上面的 demo 板被设置为 RC，下面的 demo 板被设置为 EP，板卡与板卡之间用螺钉堆叠起来并固定住，防止触碰造成板卡损坏，两个板卡之间 PCIe 接口，采用 PCIe 延长线的方式，连接两个金手指。

在使用软排线进行对接时，注意 RC 和 EP 板卡 PCIE 的正确对接。需要将 RC 的 PCIE TX 信号对接到 EP 的 PCIE RX 信号，将 RC 的 PCIE RC 信号对接到 EP 的 PCIE TX 信号。




图 5-5 RC 连接 EP 拓扑图

参考设计使用两种不同的 PCIE 延长线。拓扑图如下：




图 5-6 RC 连接 EP 拓扑图 2

先用母对母的延长线连接 RC 板卡和另一延长线的金手指部分，然后在将公转母的母端，连接到 EP。母对母的延长线只有延长信号的作用，无法将 PCIE RX 和 TX 信号对接，而公转母延长线可以将 RX 和 TX 对接。

5.2.1 TLP 测试过程

板卡上电之后，用户在测试过程中，把 `ubus_cmd.txt` 里的测试命令拷贝粘贴到串口调试工具里，点击发送即可。

例如：对 EP 的配置寄存器 `0x0000_0004` 的 `bit[2:0]` 写 3' b111。将 `ubus_cmd.txt` 中对应的行复制到串口发送窗口中即可。




图 5-7 RC 端串口发送 EP 配置命令

例如需要对 EP 的配置寄存器 0x0000_0004 的 bit[2:0] 写 3' b111, 即使能 IO 和 MEM Space, 只需要按照以下格式通过串口发送即可:

```
41424344454601FFFFFF02000000 - 打开CFGWR0操作使能
41424344454610FFFFFF04000000 - 设置EP配置空间寄存器地址0x0000_0004
41424344454611FFFFFF07001100 - 设置EP配置空间寄存器地址0x0000_0004的数据0x0011_0007
41424344454602FFFFFF00000000 - 开始执行操作
46454443424102FFFFFF12345678 - 回读执行状态位
41424344454601FFFFFF00000000 - 关闭CFGWR0操作使能
```

图 5-8 RC 配置 EP 命令格式

ubus_cmd.txt 中包含了十几条命令, 几乎涵盖了 PCIe 常用的 TLP 报文的测试, 用户可按照文本中的提示, 进行测试验证。



6 参考文献

1. 《UG916_安路科技 PH1A400SFG900 DEMO 板使用说明》
2. 《UG913_安路科技 PH1A400 系列 FPGA PCIE 用户手册》
3. 《PH1_DEMO_Board_si5344/si5342 User Guide》



版本信息

日期	版本	修订记录
2022. 2. 21	v1. 0	修改至可发布版本
2022. 09. 08	v1. 1	修改 PH1A400 为 PH1A 系列
2022. 11. 17	v1. 2	1. 修改 RC 总线接口连续接收报文错误 2. 修改 mw_data_be 错误描述 3. 更新示例工程至 5. 6
2024. 1. 30	v1. 3	1. 更新软件到 5. 6. 5 98380

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。